## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Yoshiak	i FUKUZUMI, et al.	GAU	<b>:</b>
SERIAL NO: New Application		EXAMINER:	
FILED: Herewith			
FOR: SEMICONDUCTOR D	DEVICE		
	REQUEST FOR PRICE	ORITY	
COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313			
SIR:			
☐ Full benefit of the filing date of Uprovisions of 35 U.S.C. §120.	, filed	, is claimed pursuant to the	
☐ Full benefit of the filing date(s) of U.S. Provisional Application(s) i §119(e): <u>Application No.</u>		) is claimed pursuant to the provisions of 35 U.S.C. <u>Date Filed</u>	
Applicants claim any right to price the provisions of 35 U.S.C. §119		ations to which t	hey may be entitled pursuant to
In the matter of the above-identified a	application for patent, notice is he	ereby given that t	he applicants claim as priority:
COUNTRY Japan	<u>APPLICATION NUMBER</u> 2003-056871		TTH/DAY/YEAR n 4, 2003
Certified copies of the corresponding	Convention Application(s)		
are submitted herewith			
☐ will be submitted prior to pay	ment of the Final Fee		
☐ were filed in prior application	Serial No. filed		
☐ were submitted to the Internation Receipt of the certified copies acknowledged as evidenced by	s by the International Bureau in a		nder PCT Rule 17.1(a) has been
☐ (A) Application Serial No.(s)	were filed in prior application Se	erial No.	filed ; and
☐ (B) Application Serial No.(s)			
are submitted herewith			
will be submitted prior	to payment of the Final Fee		
	•	Respectfully Su	bmitted,
	•	OBLON, SPIV MAIER & NEU	
	•		JmmMGrum
Customer Number	•	Marvin J. Spiva Registration No	ık
		_	
22850 Tel. (703) 413-3000			rin McClelland on Number 21,124

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

## 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 3月 4日

出 願 番 号 Application Number:

特願2003-056871

[ST. 10/C]:

[JP2003-056871]

出 願 Applicant(s): 人

株式会社東芝

2003年10月15日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

13767501

【提出日】

平成15年 3月 4日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/00

【発明の名称】

半導体装置

【請求項の数】

14

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝

横浜事業所内

【氏名】

福住嘉晃

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝

横浜事業所内

【氏名】

梶 山 健

【特許出願人】

【識別番号】

000003078

【住所又は居所】

東京都港区芝浦一丁目1番1号

【氏名又は名称】

株式会社 東 芝

【代理人】

【識別番号】

100075812

【弁理士】

【氏名又は名称】

吉 武 賢 次

【選任した代理人】

【識別番号】

100088889

【弁理士】

【氏名又は名称】 橘 谷 英 俊

【選任した代理人】

【識別番号】 100082991

【弁理士】

【氏名又は名称】 佐 藤 泰 和

【選任した代理人】

【識別番号】 100096921

【弁理士】

【氏名又は名称】 吉 元

弘

【選任した代理人】

【識別番号】 100103263

【弁理士】

【氏名又は名称】 川

崎

康

【手数料の表示】

【予納台帳番号】 087654

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

## 【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

## 【請求項1】

支持基板と、

前記支持基板に形成された埋め込み絶縁層と、

前記埋め込み絶縁層上の半導体層と、

前記半導体層に形成された素子領域と、

前記素子領域中に所定間隔で形成された、第1導電型のソース・ドレイン領域と、

前記素子領域のうち前記ソース・ドレイン領域の隣り合う2つのものに挟まれ 、チャネル形成可能な、第2導電型ウェル領域と、

前記ウェル領域上にゲート絶縁膜を介して形成されたゲートと、

## を具備し、

前記ソース・ドレイン領域は、前記埋め込み絶縁層に達するものとして形成され、内部の高濃度領域部分と、これを囲繞して前記ウェル領域と直接接触する外 周の低濃度領域部分とを有する、

ことを特徴とする半導体装置。

#### 【請求項2】

前記ソース・ドレイン領域における前記高濃度領域部分は、前記低濃度領域部分よりも、元素番号の大きな元素を含むことを特徴とする請求項1に記載の半導体装置。

#### 【請求項3】

前記高濃度領域部分における半導体はアモルファス化していることを特徴とする請求項1又は2に記載の半導体装置。

#### 【請求項4】

前記ウェル領域は、隣り合う2つの前記ソース・ドレイン間に電流が流れると きに発生する電荷を保持可能なものとして構成されたことを特徴とする請求項1 乃至3のいずれかに記載の半導体装置。

## 【請求項5】

支持基板と、

前記支持基板に形成された埋め込み絶縁層と、

前記埋め込み絶縁層上に、第1の方向に連続して形成された複数の素子ユニットからなる素子ユニット列であり、これらの素子ユニット同士の間は所定幅の分離溝で分離されている、素子ユニット列と、

を備え、

前記各素子ユニットは、

前記第1の方向に相対向する一対の、第1導電型の、ソース・ドレイン領域と

これらの間に挟まれ、チャネル形成可能な、第2導電型のウェル領域と、 前記ウェル領域上にゲート絶縁膜を介して形成されたゲートと、

2つの前記素子ユニットにおける前記ソース・ドレイン領域を隔てる前記分離 溝の幅は、前記素子ユニットにおける前記第1の方向と垂直な第2の方向に沿っ た幅よりも狭いものとして設定されている、

ことを特徴とする半導体装置。

#### 【請求項6】

前記分離溝に、絶縁膜が埋め込まれていることを特徴とする、請求項5に記載 の半導体装置。

#### 【請求項7】

前記分離溝の一部に、導電膜が埋め込まれていることを特徴とする、請求項5 又は6に記載の半導体装置。

#### 【請求項8】

前記素子ユニットの、前記第2の方向に沿った幅が、0.1μm以下であることを特徴とする、請求項5乃至7の1つに記載の半導体装置。

#### 【請求項9】

前記分離溝における絶縁膜中に空洞が存在することを特徴とする、請求項5乃至8の1つに記載の半導体装置。

#### 【請求項10】

前記第1の方向に走り、互いにほぼ平行な前記素子ユニット列の複数を備え、 前記複数の素子ユニット列間には同じく前記第1の方向に走る素子分離領域が形 成されており、複数の前記素子ユニット列における前記分離溝同士が、複数の前 記素子分離領域に形成された溝によって連通していることを特徴とする、請求項 5乃至9のいずれかに記載の半導体装置。

## 【請求項11】

前記素子ユニット列における前記第1の方向に隣り合う2つのソース・ドレイン領域同士は、電気的に短絡されていることを特徴とする、請求項5乃至9の1つに記載の半導体装置。

#### 【請求項12】

前記各素子ユニットにおける前記ウェル領域は、前記第1の方向に相対向する 前記ソース・ドレイン間に電極が流れるときに発生する電荷を保持可能なものと して構成されたことを特徴とする請求項5乃至11のいずれかに記載の半導体装 置。

## 【請求項13】

前記2つのソース・ドレイン領域同士は、コンタクトプラグによって電気的に 短絡されていることを特徴とする、請求項11の半導体装置。

## 【請求項14】

前記素子ユニットにおける前記ゲートと、前記コンタクトプラグと、の界面に 、絶縁膜が形成されていることを特徴とする請求項13の半導体装置。

## 【発明の詳細な説明】

#### [0001]

#### 【産業上の利用分野】

本発明は、半導体装置に係り、特に、フローティングボディセル(以下、FBCと称する)による電荷蓄積領域を有する半導体メモリに適用して好適な半導体 装置に関する。

#### [0002]

#### 【従来技術】

半導体メモリの分野においては、1T-1C(1トランジスタ/1キャパシタ

)型DRAMが用いられてきた。セルサイズの縮小に限界が見えつつある現在、新たな構造の半導体メモリが模索されている。トランジスタ自体の下部にデータ 蓄積機能をもたせた半導体装置もその一例である。

## [0003]

かかる半導体装置として、FBCメモリが知られている。このFBCは、ISSCC2002 (International Solid—State Circuit Conference 2002:2002年2月3日から7日にわたりサンフランシスコで開催)における講演で紹介された。その詳細は、講演番号9.1の「FBC CEll」によって明らかにされており、ひとつの具体例として、 $0.175\mu$ mルールで試作したFBCセルが報告されている。

## [0004]

このFBCメモリは、SOI(シリコンオンインシュレータ)上に形成された MOSトランジスタからなるもので、電荷蓄積用のキャパシタを別に有するもの でなく、トランジスタの下に電荷を蓄える電荷蓄積領域を設けたものである。

## [0005]

このような構造の半導体装置は、キャパシタを別のものとして必要ないため、 微細化、高集積化、高速化が容易である。

### [0006]

なお、一般に、半導体メモリに対しては、高速化が進むロジックLSIと同一のチップ内への混載の要求も高まっており、工程を簡略化するために、ロジックLSIと製造プロセスの整合性の高いものが望まれている。

#### [0007]

図22~図25は、本発明者のアイデアに係る半導体装置として例示するFB Cメモリであり、図22は平面図、図23はそのB -B線に沿った断面図及びC -C線に沿った断面図、図24はそのD -D線に沿った断面図及びE -E線に沿った断面図である。図25は、図22に対応する平面図で、特に、帯状の素子分離膜8,8,……とそれに挟まれたシリコン層4,4,……と、そこに形成されたソース・ドレイン層としての拡散層6S、6Dの位置関係を示すものである。

#### [0008]

この半導体装置は、特に図23(B)に示されるように、SOI基板100上に形成されたものである。このSOI基板100は、支持基板(P型半導体基板)1、n型拡散層2、埋め込み酸化膜(SiO2膜)3、P型シリコン層4の積層構造体である。

## [0009]

この最上層としてのシリコン層4には、特に図24(D),(E)、図25か らわかるように、素子分離膜8,8,……が形成されている。これらの素子分離 膜8,8,……は、特に図25からわかるように、帯状であり、同図において左 右に走るもので、後述のビット線BLとの関係でいえば、ビット線BL、BL、 ……同士の間の下方を図23 (C)に示されるように図中左右に走る。図25か らわかるように、前記シリコン層4のうち、これらの素子分離膜8,8,……同 士の間の部分が、いわゆる帯状の素子領域4a,4a,……となる。これらの帯 状の素子領域4a,4a,……は、図22(A)において、ビット線BL,BL ,……と上下に重っており、ビット線BL,BL,……の下方においてそれらと 同じ向きに走る。このような帯状の各素子領域4 a には、特に図23 (B)、図 25からわかるように、所定間隔でN<sup>+</sup>型の拡散層6D, 6S, 6D……が形成 されている。これにより、例えば、ある1本の素子領域4a(j)についてみる と、これらの拡散層6D,6S,6D……で挟まれた部分が、チャネル形成用の シリコン領域4b、4b……となる。さらに、これらの拡散層6S,6Dは、ソ ースとなる拡散層 6 Sとドレインとなる拡散層 6 Dとが交互に並んだものである 。図23(B)において、前記チャネル用のシリコン領域4bを介して、ドレイ ン(6D)からソース(6S)に電流を流したときに発生するホットホールが、 このシリコン領域4b中に蓄積される。これらのシリコン領域4bの上方に、ゲ ート酸化膜6を介してゲート電極7が形成されている。このゲート電極7,7, ······は帯状をしており、図22(A)において、紙面に沿って上下方向に走って いる。また、一方の拡散層6S上には、帯状のコンタクトプラグ9Sと帯状のメ タル層10Sの積層構造のソース線SLが形成されている。これらコンタクトプ ラグ9Sとメタル層10Sは図22(A)において紙面に沿って上下方向に走っ ている。また、他方の拡散層6Dには、図22 (A)で横方向に走る各ビット線

BLが、コンタクトとしての柱状のコンタクトプラグ9D, 9D, ……を介して、接続されている。なお、11は層間絶縁膜である。

## [0010]

上述のように、特に図25からわかるが、シリコン層4, 4, ……は素子分離 膜8, 8, ……に挟まれて帯状で図中左右に連続しており、さらに図中左右に隣 り合うセル同士はソース・ドレインとしてのN + 拡散層6S、6Dにより分離されている。

## $[0\ 0\ 1\ 1]$

しかし、メモリセルが高度に微細化し、例えば  $0.1 \mu$  m世代においては、N+ 拡散層 7 のビット線方向の長さも  $0.1 \mu$  m程度まで小さくなると、図 23 (B) に示されるように、隣接セル間でのP-N+-Pのバイポーラ動作が無視できなくなり、最悪の場合、記憶されたデータ同士が干渉し合ってデータを破壊してしまう。

#### $[0\ 0\ 1\ 2]$

このような問題を解決するためには、ソースとドレインに相当するN<sup>+</sup>拡散層 6 S, 6 Dの不純物濃度を高くすればよいが、FBC構造の場合は、記憶保持部分であるフローティングボディと、ソースやドレインとの間の接合リーク電流が増えてしまい、データ保持性能が著しく低下してしまうという問題点が生じてしまう。

#### [0013]

## 【非特許文献1】

ISSCC 2002 / SESSION 9 / DRAM AND FERROELECTRIC MEMORIES / 9.1 Memory De sign Using One Transistor Gain Cell on SOI / TAKASHI Ohsawa et al.

## [0014]

#### 【発明が解決しようとする課題】

以上述べたように、上記の半導体装置では、集積度を上げようとすると素子間の分離が不十分になり、素子間分離の性能を上げるために、ソースやドレインを構成する拡散層の不純物濃度を上げようとすると、今度は、接合リーク電流が増えてしまい、フローティングボディによる記憶能力の低下を招いてしまうという

問題点がある。

## [0015]

本発明の目的は、上記のような問題点を解消しようとするもので、セル占有面積を縮小しながら、セル間のデータ干渉を排し、安定動作を可能とした半導体装置を提供することにある。

## [0016]

## 【課題を解決するための手段】

上記目的を達成するために、本発明は、支持基板と、前記支持基板に形成された埋め込み絶縁層と、前記埋め込み絶縁層上の半導体層と、前記半導体層に形成された素子領域と、前記素子領域中に所定間隔で形成された、第1導電型のソース・ドレイン領域と、前記素子領域のうち前記ソース・ドレイン領域の隣り合う2つのものに挟まれ、チャネル形成可能な、第2導電型ウェル領域と、前記ウェル領域上にゲート絶縁膜を介して形成されたゲートと、を具備し、前記ソース・ドレイン領域は、前記埋め込み絶縁層に達するものとして形成され、内部の高濃度領域部分と、これを囲繞して前記ウェル領域と直接接触する外周の低濃度領域部分とを有する、ことを特徴とする半導体装置を提供するものである。

#### $[0\ 0\ 1\ 7]$

上記目的を達成するために、さらに本発明は、支持基板と、この支持基板に形成された埋め込み絶縁層と、この埋め込み絶縁層上に、第1の方向に連続して形成された複数の素子ユニットからなる素子ユニット列であり、これらの素子ユニット同士の間は所定幅の分離溝で分離されている、素子ユニット列と、を備え、前記各素子ユニットは、前記第1の方向に相対向する一対の、第1導電型の、ソース・ドレイン領域と、これらの間に挟まれ、チャネル形成可能な、第2導電型のウェル領域と、このウェル領域上にゲート絶縁膜を介して形成されたゲートと、2つの前記素子ユニットにおける前記ソース・ドレイン領域を隔てる前記分離溝の幅は、前記素子ユニットにおける前記第1の方向と垂直な第2の方向に沿った幅よりも狭いものとして設定されている、ことを特徴とする半導体装置を提供するものである。

## [0018]

## 【発明の実施の形態】

以下、図面を参照しながら本発明の実施の形態を説明する。

#### [0019]

## 実施形態1.

図1~図3は本発明の実施形態1の半導体装置として例示するFBCメモリであり、図1は平面図、図2の(B)はそのB-B線に沿った断面図及びC-C線に沿った断面図、図3(D)はそのD-D線に沿った断面図及び(E)はそのE-E線に沿った断面図である。図1の実施形態は、図22~図25の例と、FBCメモリの基本構造においては類似しており、同等の構成要素には図9と同一の符号を付して詳しい説明は省略する。これは、以下の他の実施形態においても同様である。

#### [0020]

本実施形態1の特徴の1つは例えば図2(B), (C)に示される。すなわち、図2(B)において、ソース・ドレインとしての拡散層16D,16Sは、外側の中濃度ドープのエクステンション領域16a及び拡散領域16b、と内側の高濃度ドープの高濃度領域16cから成る2重構造のものとして構成されている。さらに、ゲート電極7の両側には、薄い酸化膜21を介して、窒化膜からなるゲート電極側壁22が形成されている。このゲート電極側壁22を介して前記コンタクトプラグ9D,9Sが形成されている。これは図2(C)においても同様である。

#### [0021]

以上述べたような構成によれば、高濃度領域16cの中で少数キャリアであるホールの寿命が著しく短くなるため、隣接するフローティングボディとN<sup>+</sup>拡散層とフローティングボディとの間でバイポーラ動作が起こり難くなる。また、セル間でのデータの干渉の問題も解消できるようになる。

#### [0022]

上記のような構成の半導体装置の製造方法について、図4~図5に基づき、順を追って説明する。ちなみに、図4,図5は、図2(B)に対応する断面図である。

## [0023]

図4(A)において、SOI基板100は今まで説明した図23(B)のものと同様である。このうち、各シリコン層4は、特に、図25からわかるように、一対の素子分離膜8,8に挟まれており、図中左右に走る帯状のものである。この図4(A)において、ゲート電極7の幅は、例えば、0.1 $\mu$ mとする。このゲート電極10に対して自己整合的に、N型不純物、例えばP(リン)を10KEV、1E13(Cm<sup>-2</sup>)で注入し、先ずエクステンション領域16aを形成する。

#### [0024]

続いて、図4 (B) に示すように、ゲート電極7,7の間に薄い酸化膜21を介して窒化膜を堆積し、この後に、RIE (反応性イオンエッチング) 法を用いてエッチバックすることにより、ゲート電極7にゲート電極側壁22を形成する。この側壁22の厚さは20nm程度とする。

#### [0025]

更に、このようなゲート電極 7 に対して自己整合的に、N型不純物、例えば P (リン) を 1.0 K E V 、3 E 1.3 (cm<sup>-2</sup>) で注入し、更に、例えば P (リン) を 6.0 K E V 、3 E 1.3 (cm<sup>-2</sup>) で注入して、埋め込み酸化膜 3 に到達する拡散領域 1.6 b を形成する。

#### [0026]

次に、図5(C)からわかるように、TEOS(テトラエトキシシラン)膜を、CVD法により堆積し、RIE法によりエッチバックすることで、TEOS側壁23を形成する。TEOS側壁23の厚さは、例えば20nm程度とする。このようにしたゲート電極10に対して、自己整合的に、N型不純物、例えばAs(砒素)を180KEV、5E15(cm $^{-2}$ )で注入し、高濃度領域16cとする

#### [0027]

引き続き、図5(D)に示すように、TEOS膜を、CVD法により堆積し、 上部を平坦化した後に、リソグラフィー法とエッチング法を用いて開口部を形成 し、リン添加ポリシリコンを埋め込むことで、最終的にコンタクトプラグ9S. 9 Dを形成する。コンタクトプラグ 9 S上にはメタル線 1 0 Sが形成されて、2 層型のソース線 S L とされる。また、図 2 (B) に示されるようにコンタクトプラグ 9 Dにはビット線 B L が接続される。

## [0028]

先にも述べたように、高濃度領域 16c の中では、ホールの寿命は著しく短くなり、隣接するフローティングボディ(シリコン領域 4b)と $N^+$ 拡散層(拡散層 16S)とフローティングボディ(シリコン領域 4b)間におけるバイポーラ動作を抑止し、セル間のデータの干渉を低減できる。

## [0029]

また、高濃度領域 16 c と電荷を蓄積する P型フローティングボディ(シリコン領域 4 b)の間は、中濃度の不純物の領域(16 a, 16 b)で隔てられており、接合リークの抑制が可能となる。このため、メモリとしての安定動作を実現することができる。

## [0030]

また、本実施形態では、外側の領域としてのエクステンション領域16a、拡散領域16bの不純物としては、P(リン)を、高濃度領域16cの不純物としてはAs(砒素)を用いている。Pに比較して、As原子は質量が大きく、横方向への拡散速度が遅い。このため、これらの領域16a,16bに囲まれた高濃度領域16cを形成するに際し、制御性良く行うことができる。また、質量の大きなAsは、Pに比べてシリコン中に、より多くの欠陥を生じ易く、少数キャリアの寿命をより短くすることが可能で、バイポーラ動作を抑制する効果が大きくなり、動作のよりいっそうの安定に寄与する。なお、このような目的を達成するためには、高濃度領域16cの不純物として、Asの代わりに、例えばSb(アンチモン)を使用することで、より一層の効果を得ることも可能である。加えて、外側の領域16a,16bにAsを、高濃度領域16cにはSbを用いるという組み合わせでも、同様の効果が得られる。

#### $[0\ 0\ 3\ 1]$

更に、ポリシリコンで構成されるコンタクトプラグ 9 S, 9 Dによりソース・ドレイン領域 1 6 S, 1 6 Dへのコンタクトを取る場合には、高濃度領域 1 6 c

によりコンタクト抵抗を低減できる効果があり、半導体の高速動作が可能となる。

## [0032]

また、高濃度領域16cの不純物として、AsやSbではなく、Ge等Siより重いIV族元素を用いても良い。この場合にも、Si基板中にアモルファス化した領域が形成され、少数キャリアの寿命をより短くすることが可能で、接合リークを抑えつつ、バイポーラ動作を抑制する効果がある。

#### [0033]

#### 実施形態2.

図6~図8は本発明の実施形態2の半導体装置として例示するFBCメモリの平面図であり、図6(A)は平面図、(B)はそのB-B線に沿った断面図、図7(C)はそのC-C線の間のラインに沿った断面図、(D)はそのD-D線に沿った断面図、図8(E)はそのE-E線に沿った断面図、(F)は一部を取り除いた平面図である。

## [0034]

特に、図6 (B) において示すように、本実施形態2の半導体装置では、同図において左右に隣り合う2つのセルの素子領域同士は、ソース・ドレイン領域としての拡散層16S,16Dに形成された干渉分離溝17により分離される。これにより左右に並ぶフローティングボディ(p型のシリコン領域4b)とN+拡散層16Sとフローティングボディ(p型のシリコン領域4b)との間でバイポーラ動作は起こり難くなる。このため、セル間でのデータの干渉の問題が解消できる。

## [0035]

上記のような構成の半導体装置の製造方法について、図9~図11と順を追って説明する。ちなみに、これらの図は、図6(B)に対応する工程断面図である

#### [0036]

図9(A), (B) に示される工程は、図2(A), (B) のそれと同一である。

## [0037]

続く図10(C)からわかるように、これによりTEOS膜を、CVD法により堆積し、RIE法によりエッチバックする。これによりTEOS側壁23を形成する。TEOS側壁23の厚さは、例えば20nm程度とする。更に、これらに対して自己整合的に、選択RIE法を用いて、エクステンション領域16a、拡散領域16bを選択的にエッチングし、干渉分離溝17を開口する。

## [0038]

引き続き、図11 (D) に示すように、この干渉分離溝17中及びその上方の溝部分に、TEOS膜16eをCVD法により堆積する。このTEOS膜16eの上部をゲート電極7と同じ高さに平坦化する。この後に、リソグラフィー法とエッチング法を用いて、ゲート電極側壁22,22に挟まれ、底部がエクステンション領域16aの上面よりも下がったレベルの開口部25を形成する。これらの開口部25に、リン添加ポリシリコンを埋め込むことで、コンタクトプラグ9S´,9D´を形成する。

## [0039]

一般にデータを蓄積するフローティングボディ部分では、素子分離領域(ソース・ドレイン領域)と素子分離領域(ソース・ドレイン領域)の界面準位を低減するために、これらの素子分離領域の形成工程中に、高温の熱処理工程を入れることが望ましい。これとは逆に、ゲート電極に対して自己整合的に素子分離領域(ソース・ドレイン領域)を形成した場合、ゲート電極近傍の不純物分布に著しい変動を及ぼすのを避けるため、高温の熱処理を施すことは望ましくない。

#### [0040]

これに対して、本実施形態 2 によれば、フローティングボディ領域(シリコン領域 4 b)は、図 6 (A) において、ゲート電極 7 の形成以前に形成された素子分離膜 8,8 (図 7 (D),(E),図 8 (F)参照)、ソース・ドレイン領域としての拡散層 1 6 S,1 6 Dによって左右に挟まれている。干渉分離溝 1 7 は、フローティングボディ領域(シリコン層 4 b)と直接接触することなく、それから分離されているので、界面準位を増やすことがない。これにより、データの干渉の問題を回避しつつ、安定動作する半導体装置を実現することができる。

## [0041]

また、本実施形態 2 では、例えば、リソグラフィーの最小加工寸法が  $0.1\mu$  m程度であり、ゲート電極 10 の幅及び素子領域の幅はおよそ  $0.1\mu$  m程度である。このとき、干渉分離溝 16 の幅は、 20 n m程度となり、最小加工の 2 分の 1 以下と非常に微細なスリット状となる。これにより、 1 セル当たりの占有面積を増やすことなく、安定動作する半導体装置を実現することができる。

## [0042]

なお、干渉分離溝17の幅は小さいものの、TEOS膜を挟んで隣り合う拡散層16b、16bはコンタクトプラグの9D′、9S′で電気的につながるため常に同電位となり、このため、耐圧等の問題が生じることもない。従って、干渉分離溝17の内部に埋め込む絶縁膜は、先に例示したTEOS膜の他、シリコン酸化膜やシリコン窒化膜など、他の絶縁膜でも適用可能である。

#### [0043]

また、図6(B)からわかるように、本実施形態 2 では、干渉分離溝 1 7 には、一旦 T E O S 膜が埋め込まれ、後にコンタクトプラグ 1 5 の形成に際していわゆるオーバーエッチングされ、T E O S 膜 1 6 e の上面は、エクステンション領域 1 6 a の厚さ分ぐらい下った状態までわずかに除去される。これにより、コンタクトプラグ 9 S ' ,9 D ' の S O I に対する接触面が、コンタクトプラグ 9 S ' ,9 D ' の下面だけから側面にも広がっている。これにより、コンタクト抵抗の低減を実現することができ、半導体装置としての高速動作に寄与することができる。

#### [0044]

また、プラグ9D´, 9S´と素子領域(拡散層16a, 16b)の間に、ごく薄い絶縁膜を介在させることもできる。これにより、製造工程中において、プラグの材料が素子領域に拡散するのを防止することができる。これにより接合リークの劣化を抑制することが可能となり、データ保持特性の優れた半導体装置を実現することができる。

## [0045]

図12は、本発明の実施形態2の一変形例の半導体装置の断面図である。図5

の構成が、図6 (B) の構成と異なる点は、干渉分離溝17に埋め込まれたTE OS膜16eの内部に空洞19を残存形成したことにある。

#### [0046]

図12のような構成によれば、各素子領域間の機械的なストレスが緩和され、 より安定した動作を期待することができる。

#### [0047]

図13~図15は、本発明の実施形態2のさらに別の変形例の半導体装置の断面図であり、図13(B)は図13(A)のB-B線に沿った断面図、図14(C)はそのC-C線に沿った断面図、(D)はD-D線に沿った断面図、図15(E)はそのE-E線に沿った断面図、(F)は一部を取り除いた平面図である

### [0048]

この例の半導体装置が図6~図8の装置と異なる点は、図14(C),図15 (E)、(F)に示される。つまり、この例においては、図6~図8の干渉分離 溝17に対応して連続干渉分離溝27を形成している。つまり、図6~図8の干 渉分離溝17は、断面図のうちの図6(B)にのみしか表われないことからわか るように、ソース・ドレイン拡散層としての拡散層16S、16Dにのみ形成さ れたものである。これに対し、図13~図15の装置においては、特に図14( C),図15(F)からわかるように、連続干渉分離溝27,27には図15( F) において上下方向に連続して伸びるものである。当然、素子分離膜 8, 8, ……もこれらの連続干渉分離膜27,27,……によって切断された形となって いる。これは例えば、図10(D)の工程において、シリコンの選択RIEを用 いずに、シリコン酸化膜を同時にエッチングすることで実現することができる。 図8(F)からわかるように、拡散層16S,16Dにのみ、シリコンの選択R IEにより、干渉分離溝17を形成しようとすると、特に溝17の図8(F)に おける上下端部17a,17aにエッチング残りが存在する恐れがあり得る。し かし本例によればこのようなことはなく、連続干渉分離溝27を適正に形成して 、それによる素子領域の分離をより確実に行うことが可能になる。

#### [0049]

図16~図18は、図6~図8に示される本発明の実施形態2のさらに異なる変形例の半導体装置として例示するFBCメモリの平面図であり、図16(A)は平面図、図17(B)は(A)のB-B線に沿った断面図、(C)は(B)のC-C線に沿った断面図、図18(D)は図16(A)のD-D線に沿った断面図、(E)はそのE-E線に沿った断面図である。

## [0050]

本変形例と、図6~図8に示される実施形態2との異なる点は、図7 (C) - 図8 (E) と図17 (C) - 図18 (E) との対比から明らかである。即ち、本変形例においては、素子分離領域を、埋込酸化膜3ーポリシリコン膜31ー素子分離膜8の積層構造(3層構造)としている。このポリシリコン層31は、図16 (A) において、図中左右に帯状に走るものである。

## [0051]

このような構造にすることにより、素子領域におけるフローティングボディ部分(素子領域4a)をポリシリコン膜31と容量カップリングさせることが可能であり、読み出し時の信号量を増加させることができる。

#### [0052]

図19~図21は、上記図13~図15の変形例である。即ち、図14(B)は(A)のB-B線に沿った断面図、図20(C)はC-C線に沿った断面図、(D)はD-D線に沿った断面図、図21(E)はE-E線に沿った断面図であり、(F)は一部を取り除いた平面図である。そして、この例においては、図20(D)からわかるように、素子分離領域を、埋込酸化膜3-ポリシリコン膜31-素子分離膜8の積層構造としている。このような構造にすることにより、図16~図18のものと同様に、素子領域のフローティングボディ部分(4a)をポリシリコン膜31と容量カップリングさせることが可能であり、読み出し時の信号量を増加させることができる。

#### [0053]

また、図21(F)からわかるように、この例においては、素子分離膜8,8, .....を途中の切断溝8a,8a,.....で切断したものとしている。

#### [0054]

## 【発明の効果】

以上述べたように、本発明の半導体装置によれば、FBC構造のメモリを高度に微細化する場合にも、セル面積を小さく保ったまま、素子間の分離能力を向上させることができるので、隣接セル間における本来あってはならないバイポーラ動作を防止して、データ干渉による誤動作を防止することができる。

#### 【図面の簡単な説明】

#### 図1

本発明の実施形態1の半導体装置の平面図。

【図2】

図1のB-B線に沿って得た断面図及びC-C線に沿って得た断面図。

【図3】

図1のD-D線に沿って得た断面図及びE-E線に沿って得た断面図。

【図4】

実施形態1の半導体装置の製造方法の工程の断面図の一部。

【図5】

実施形態1の半導体装置の製造方法の工程の断面図の一部。

【図6】

本発明の実施形態2の半導体装置の平面図及びそのB-B線に沿って得た断面図。

【図7】

図6のC-C線に沿って得た断面図及びD-D線に沿って得た断面図。

図8

図6のE-E線に沿って得た断面図及び素子分離膜、素子ユニットの位置関係 を示す平面説明図。

【図9】

実施形態2の半導体装置の製造方法の工程の断面図の一部。

【図10】

実施形態2の半導体装置の製造方法の工程の断面図の一部。

【図11】

実施形態2の半導体装置の製造方法の工程の断面図の一部。

#### 【図12】

本発明の実施形態2の変形例1としての半導体装置であり、ビット線に沿って 得た断面図。

#### 【図13】

本発明の実施形態2の変形例2としての半導体装置の平面図及びそのB-B線に沿って得た断面図。

## 【図14】

図13のC-C線に沿って得た断面図及びD-D線に沿って得た断面図。

#### 【図15】

図13のE-E線に沿って得た断面図及び素子分離膜、素子ユニット、それらの間の溝の位置関係を示す平面説明図。

#### 【図16】

本発明の実施形態2の別の変形例の平面図。

## 【図17】

図16のB-B線に沿って得た断面図及びC-C線に沿って得た断面図。

#### 【図18】

図16のD-D線に沿って得た断面図及びE-E線に沿って得た断面図。

#### 【図19】

実施形態2の変形例2のさらに別の変形例の平面図及びそのB-B線断面図。

## 【図20】

図19のC-C線に沿って得た断面図及びD-D線に沿って得た断面図。

#### 【図21】

図19のE-E線に沿って得た断面図及び素子分離膜、素子ユニット、それらの間の溝の位置関係を示す平面説明図。

#### 【図22】

従来の半導体装置の平面図。

## 【図23】

図21のB-B線に沿って得た断面図及びC-C線に沿って得た断面図。

## 【図24】

図21のD-D線に沿って得た断面図及びE-E線に沿って得た断面図。

## 【図25】

図22~図24の装置における素子分離膜、シリコン層、ソース・ドレイン領域の位置関係を示す平面説明図。

## 【符号の説明】


- 1 支持基板 (p)
- 2 n型拡散層
- 3 埋込酸化膜(SiO2膜)
- 4 (p型の)シリコン層
- 4 a 素子領域(帯状)
- 4 b シリコン領域
- 6 ゲート酸化膜
- 6D, 6S, 16D, 16S (N型の)拡散層
- 7 ゲート電極
- 8 素子分離膜
- 9D, 9S コンタクトプラグ
- 108 メタル層
- 11 層間絶縁膜
- 16a エクステンション領域
- 16b 拡散領域
- 16c 高濃度領域
- 16e TEOS膜
- 17 干涉分離溝
- 19 空洞
- 2 1 酸化膜
- 22 ゲート電極側壁
- 23 TEOS膜
- 2 5 開口部

27 連続干渉分離溝


100 SOI基板


【書類名】 図面

【図1】





[図2]






# 【図3】






(実施形態1)


# 【図4】







(実施形態1)

【図5】







(実施形態1)




# 【図7】







(実施形態2)


【図8】





# 【図9】






(実施形態2)


出証特2003-3084641

## 【図10】




(実施形態2)

## 【図11】




(実施形態2)

# 【図12】




(実施形態2の変形例1)


【図13】



出証特2003-3084641


# 【図14】






(実施形態2の変形例2)


## 【図15】






(実施形態2の変形例2)


## 【図16】



(実施形態2の別の変形例)


### 【図17】






(実施形態2の別の変形例)


# 【図18】






(実施形態2の別の変形例)


【図19】



(実施形態2の変形例2のさらに別の変形例)


### 【図20】






(実施形態2の変形例2のさらに別の変形例)

【図21】





(実施形態2の変形例2のさらに別の変形例)

【図22】




【図23】






(従来例)


【図24】





(従来例)

【図25】



#### 【書類名】 要約書

#### 【要約】

【課題】 SOI構造の半導体装置において、ソース・ドレイン領域内部にSOIの埋め込み酸化膜層に達するような高濃度不純物拡散層を配置する構造により、セル占有面積を縮小しながら、セル間のデータ干渉を排し、安定動作を確保する。

【解決手段】 支持基板と、前記支持基板に形成された埋め込み絶縁層と、前記埋め込み絶縁層上の半導体層と、前記半導体層に形成された素子領域と、前記素子領域中に所定間隔で形成された、第1導電型のソース・ドレイン領域と、前記素子領域のうち前記ソース・ドレイン領域の隣り合う2つのものに挟まれ、チャネル形成可能な、第2導電型ウェル領域と、前記ウェル領域上にゲート絶縁膜を介して形成されたゲートと、を具備し、前記ソース・ドレイン領域は、前記埋め込み絶縁層に達するものとして形成され、内部の高濃度領域部分と、これを囲繞して前記ウェル領域と直接接触する外周の低濃度領域部分とを有することを特徴とする半導体装置。

#### 【選択図】 図1



#### 特願2003-056871

#### 出願人履歴情報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝